瑞萨全球首发PCIe 6.0计时方案 3×3毫米

1月份，PCI-SIG组织正式发布了PCIe 6.0标准规范，带宽继续翻倍，x16单向可达128GB/s，而且升级了PAM4脉冲调幅信令、FEC前向纠错机制、FLIT流量控制单元编码，是历代变化最大的一次。此前，Rambus曾全球首个发布了完全符合PCIe 6.0的控制器，支持全部新特性。

现在，日本瑞萨电子又发布了全球首个PCIe 6.0标准的计时方案，包括11款时钟缓冲器(clock buffer)、4款多路复用器(multiplexer)，以及时钟发生器(clock generator)，为数据中心、云计算、网络、高速工业应用提供完整的产品线。

瑞萨称，PCIe 6.0带宽提升的同时，要求时钟抖动(ClockJitter)不超过100fps RMS，而瑞萨的RC190xx系列时钟缓冲器、RC192xx系列多路复用器时钟抖动仅仅4fps RMS，等于几乎没有任何噪声。

同时，输入输出延迟为1.4ns，输出输出偏差为35ps，电源电压抑制比(PSRR) -80dB@100kHz，都可以保证充分的系统稳定性，并支持断电容忍(PDT)、弹性启动序列(FSS)，以确保一场系统状态下的稳定性。

此外，功耗也比前代产品降低了30％。

瑞萨的PCIe 6.0时钟缓冲器可选4、8、13、16、20、24输出，多路复用器可选2、4、8、16输出，封装尺寸都仅仅3×3毫米。

查看全文

作者最近更新