国芯思辰| 多载波GSM可使用国产模数转换器/时钟抖动消除器，替换AD9689/HMC7044
国芯思辰
在移动通信网络中，多载波部署模式（多载波GSM）通过在同一频段内聚合多个载波，大幅提升频谱利用率与系统容量，适配人口密集区域、交通枢纽等高频通信需求场景。
多载波GSM系统的核心挑战的是实现多载波射频信号的精准采集、高效转换与稳定传输——系统需同时处理多个GSM载波信号（通常为4~8个），这些信号具有频段集中、幅值差异大、易受干扰等特点。时钟抖动是多载波GSM信号采集的核心干扰源之一，微小的时钟抖动会导致ADC采样相位偏差，进而引发信号失真、载波间串扰，降低系统解调性能与通信质量。
国芯思辰的高速高精度模数转换器将接收的模拟信号转化为数字信号，为后端处理提供精准数据源，而抖动消除器为模数转换器及系统中其他数字器件提供低抖动、高同步的时钟信号，非常适合多载波GSM系统的信号采集需求。
该国产模数转换器具有输入带宽大、采样率高、线性度好、小封装低功耗等优点。双通道ADC核心采用多级流水线结构，集成片上数字校正算法。每个ADC具有宽带宽输入，支持各种用户可选择的输入范围。集成参考电压源简化了设计复杂度。模拟输入和时钟信号为差分输入，还具有几个功能可以简化通信接收机自动增益控制(AGC)。可编程阈值检测器允许使用ADC寄存器中的快速检测控制位来监测传入信号功率。
时钟抖动消除器能够执行频率转换、选择参考信号并生成超低相位噪声的时钟提供给并行或串行（JESD204B）接口的高速数据转换器。芯片提供14路低噪声且可配置的输出，可以灵活地匹配 RF 收发器系统中的许多不同器件接口，比如数据转换器、本振、发送/接收模块、FPGA 和数字前端(DFE)ASIC。
芯片可产生最多7对DCLK和SYSREF，符合JESD204B接口要求，具有出色的串扰、频率隔离以及杂散性能，支持单端和差分输出频率。DCLK和SYSREF时钟输出可配置为不同的输出信号标准，如CML、LVDS、LVPECL和LVCMOS。
注：如涉及作品版权问题，请联系删除。
查看全文
国芯思辰
专业国产芯片替换方案
作者最近更新
评论0条评论