台积电提出AI芯片“三核心层次”理论
共读科技
台积电提出AI芯片“三核心层次”理论
在近日举行的2026年台积电技术论坛上，副共同营运长张晓强首次提出了AI芯片的“三核心层次”理论。这一观点突破了传统上以“五层蛋糕”描述AI生态系统的框架——即电力、数据中心、芯片、模型与应用。
张晓强指出，从芯片设计与制造的角度重新审视，AI芯片可进一步拆解为三个关键技术层次，包括：计算性能（Compute）、异质整合与3D IC，以及被视为未来核心驱动力的光子技术（Photonics）与光学互连。
台积电先进技术业务开发处长袁立本则补充道，公司正在构建一套完整的三层架构AI芯片平台，整合SoIC（系统级互连芯片）、CoWoS（芯片上封装）及COUPE光互连等前沿技术。
据了解，全球首款采用COUPE技术的200Gbps微环调制器（Micro Ring Modulator）已在今年正式投入生产，其比特误码率控制在低于十亿分之一的高水平，标志着该技术进入规模化应用阶段。
COUPE光互连技术通过SoIC将电子集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，大幅缩短组件之间的物理距离，从而显著提升带宽与能效，同时降低电耦合带来的信号损耗。此前，台积电已在2026年4月宣布，COUPE硅光整合平台预计将在年内实现量产，成为推动共封装光学（CPO）落地的关键里程碑。
袁立本表示，台积电计划在2030年前，借助400Gbps光调变器、多波长与多光纤阵列等创新技术，将带宽密度提升8倍，达到4TBps。与传统铜线相比，COUPE技术可使系统能效提升4倍，延迟减少10倍；若进一步与先进封装平台深度整合，能效有望再翻倍至10倍，延迟则可降至20倍。
当前，包括英伟达、博通在内的多家芯片厂商已经开始采用台积电的COUPE技术，用于连接光引擎中的PIC与EIC模块。这一趋势表明，该技术有望进一步强化台积电在硅光子时代的核心地位。
预计到2026年，COUPE将实现规模化量产，这标志着CPO产业链的技术成熟度已全面达标，行业将迎来指数级增长。据行业预测，CPO市场规模有望在2030年达到100亿美元。
查看全文
评论0条评论