DS90C365A：支持18位显示接口的3.3V可编程LVDS发射器

中国IC网 20260519

DS90C365A：支持18位显示接口的3.3V可编程LVDS发射器

主要特性

与DS90C363、DS90C363A及DS90C365引脚兼容
无需特定电源上电顺序，时钟与数据信号可在电源接通前后施加
支持最高100kHz扩频时钟调制，中心频偏±2.5%，下行频偏-5%
具备“输入时钟检测”功能，在无时钟输入且/PD为高时，LVDS对自动拉低
支持18 MHz至87.5 MHz的移位时钟频率
在87.5 MHz灰阶模式下，发射端功耗低于146 mW（典型值）
低功耗模式下，发射端功耗低于37 μW（典型值）
兼容VGA、SVGA、XGA、SXGA、SXGA+及UXGA等显示模式（双像素）
窄总线设计有助于减小线缆尺寸并控制成本
数据吞吐量最高可达1.785 Gbps
带宽支持高达223.125 MB/s
输出摆幅为345 mV（典型值），适用于低EMI环境
锁相环（PLL）无需外部元件即可正常工作
符合TIA/EIA-644标准的LVDS规范
采用紧凑型48引脚TSSOP封装

产品概述

DS90C365A是Maxim（现为Analog Devices）推出的一款高性能LVDS发射器，可作为DS90C363、DS90C363A及DS90C365的引脚兼容替代产品。该器件在功能与性能方面进行了多项升级与改进，适用于需要高带宽、低功耗与高抗干扰能力的显示接口应用。

该发射器将21位LVCMOS/LVTTL输入数据转换为四路LVDS差分输出信号，并通过第四路LVDS链路并行传输同步时钟。在87.5 MHz的发射频率下，每通道可传输612.5 Mbps数据，其中包括21位RGB图像数据及3位LCD时序控制信号（FPLINE、FPFRAME、DRDY），整体数据吞吐率可达229.687 Mbytes/sec。

DS90C365A可通过引脚配置为上升沿或下降沿选通模式，能够直接与下降沿选通的FPD-Link接收器连接，无需额外逻辑电路。此外，该器件还支持扩频时钟，有助于降低电磁干扰（EMI）并提升系统兼容性。

典型应用

工作原理

DS90C365A采用差分信号传输技术，通过两条互补信号线传送数据，显著提升了信号完整性与传输稳定性。其LVDS输出结构在高速通信中表现出色，能够有效抑制外部噪声干扰。

内部时钟生成模块确保数据传输的同步性，特别是在高分辨率视频传输场景中，时钟信号的精确性对图像质量至关重要。芯片内置的伺服电路还可动态调整输出电平，以应对可能的信号波动。

此外，该发射器具备可编程功能，用户可根据目标显示设备的接口标准配置输出时序和格式，从而提升系统的灵活性与兼容性。

为保障长距离传输的可靠性，DS90C365A还集成基本的错误检测与纠正机制，以减少数据误码率，提升整体系统稳定性。

应用说明

DS90C365A采用与DS90C365、DS90C363A及DS90C363相同的48引脚TSSOP封装，具备良好的引脚兼容性。该器件特别优化了TCCD参数，适用于双像素显示配置，详情可参考应用笔记AN-1084。

同时，DS90C365A可作为5V供电的DS90CF563（65MHz）及DS90CF561（40MHz）FPD-Link发射器的替代方案，但需进行以下调整：

将电源电压由5V改至3.3V，并分别应用于VCC、LVDS VCC与PLL VCC。
输入引脚仅支持3.3V的LVCMOS/LVTTL电平，不支持5V耐压。
可通过R_FB引脚控制发射器的选通极性。将其接地或悬空（默认下拉为低）可实现下降沿选通；连接至Vcc则为上升沿选通。

发射器输入引脚说明

TxIN及控制输入引脚均兼容LVCMOS与LVTTL逻辑电平。但需注意，这些引脚不具备5V耐压能力，需确保供电电压在安全范围内。

输入时钟/数据排序

与早期型号不同，DS90C365A取消了对输入时钟/数据与电源控制信号（/PD）的特定时序要求。输入信号可在/PD释放后加入，无需重新上电。

在视频模式切换过程中，尽管无需强制重置/PD信号，但如果源设备可能输出不稳定或噪声较大的时钟，建议断言/PD以防止误锁定。此外，施加稳定时钟后，及时启用/PD可确保系统进入低功耗待机状态。

扩频时钟支持

DS90C365A支持扩频时钟输入，其输出能精准跟踪调制频率最高达100kHz的时钟信号。调制范围为中心±2.5%及下行-5%。

电源管理建议

建议将VCC、LVDS VCC与PLL VCC从同一电源引出，并分别配置独立的旁路电容以优化电源去耦。各电源供电顺序无强制要求。

查看全文

中国IC网

作者最近更新

DS90C365A：支持18位显示接口的3.3V可编程LVDS发射器