DAC5689：16位，800 MSPS 2x–8x插值双通道数模转换器（下）

DAC5689：16位，800 MSPS 2x–8x插值双通道数模转换器（下）

DAC5689是一款高性能双通道数模转换器（DAC），专为高速信号处理应用而设计。该器件具备16位分辨率和800 MSPS的采样速率，适用于现代通信系统、无线基站和雷达系统等对精度和带宽要求较高的场景。其核心优势在于支持2x至8x的插值功能，从而在高频信号生成方面提供了更高的灵活性和性能。采用先进的半导体工艺制造，DAC5689在多种工作环境下均能保持稳定运行，同时有效降低功耗并延长使用寿命。

详细描述

示例系统图

图1展示了DAC5689在直接转换与8倍插值模式下的典型系统配置。

串行接口

DAC5689的串行接口设计灵活，支持与主流微处理器和微控制器的通信。该接口允许对所有配置寄存器进行读写操作，兼容多种同步传输格式，并可通过CONFIG5寄存器中的SIF4位选择3针或4针接口模式。

在3针配置中，SDIO引脚用于双向数据传输；而在4针配置中，SDIO仅用于输入，SDO则用于输出。数据在SCLK的上升沿被写入设备，在下降沿被读出。

每次读写操作由SDENB信号界定，该信号在2至5个字节内保持低电平，具体取决于传输数据的长度（1-4字节）。第一帧字节为指令周期，用于标识操作类型、字节数和目标地址。表1列出了指令字节中各比特的功能。

图2展示了DAC5689的串行接口写入时序图。SCLK为串行接口时钟输入，SDENB为低电平有效使能信号，SDIO为数据输入引脚。数据在SCLK上升沿被采样。

图3展示了DAC5689的串行接口读取时序图。在3针配置中，SDIO用于数据输出，SDO处于高阻态；在4针配置中，SDO用于输出。数据在SCLK下降沿输出。

FIR滤波器

图4展示了FIR1滤波器的幅度响应。该滤波器为67抽头的插值半带滤波器，其过渡带位于0.4至0.6倍输入数据率（fIN）之间，通带纹波小于0.002 dB，阻带衰减超过80 dB。

图5展示了FIR1的过渡带区域，范围为0.37至0.47倍fIN。在0.458倍fIN以下，衰减小于0.5 dB。

图6展示了FIR2滤波器的幅度响应。该滤波器为19阶，过渡带位于0.25至0.75倍fIN之间。图7展示了4倍插值模式下的复合滤波器响应。

图8展示了FIR3滤波器的幅度响应。图9展示了8倍插值模式下的复合响应。

DAC5689还集成了一阶非插值逆正弦滤波器（FIR4），其运行频率为DAC更新率（fDAC），用于补偿采样保持输出的频率响应。该滤波器在0至0.4×fDAC范围内以小于0.03 dB的误差补偿滚降。

由于FIR4在所有频率上增益大于1，输入信号需根据频率进行回退，以防止滤波器饱和。QMC模块中的增益函数可用于调整输入信号幅度。

全复混频器（FMIX）

FMIX模块包含一个32位频率寄存器和16位相位寄存器，用于生成正弦和余弦波。NCO的调谐频率由CONFIG8至CONFIG11寄存器设定，相位偏移由CONFIG6和CONFIG7寄存器设定。

图11展示了NCO的内部结构。NCO输出频率由下式计算：

FMIX的输出为：

其中，δ为相位偏移，mixer_gain为0或1。当IIN和QIN为满量程时，FMIX输出达到最大。

当mixer_gain=0时，FMIX增益为-3 dB，建议通过QMC模块增益补偿。当mixer_gain=1时，增益为+3 dB，需注意信号削波风险。

正交调制器校正（QMC）

QMC模块用于校正I/Q路径的不平衡，包含三个可编程参数：qmc_gaina、qmc_gainb和qmc_phase。通过调整DAC偏移，可降低本振（LO）馈通。

DAC偏移控制

qmc_offseta和qmc_offsetb寄存器用于控制I/Q路径的偏移量。偏移值在数模转换前被添加到数字数据中，qmc_gaina和qmc_gainb可用于防止饱和。

DAC5688与DAC5689的时钟模式

DAC5689可通过引脚升级为DAC5688，后者集成2x-32x时钟倍频的PLL/VCO模块，适用于无法提供高速时钟的系统。但内部VCO的相位噪声可能影响输出信号质量。

表2对比了DAC5688与DAC5689的时钟模式。

双同步时钟模式

在该模式下，用户需提供CLK2/C和CLK1/C时钟信号。CLK2为DAC采样率，CLK1为输入数据率。t_align参数用于内部逻辑同步，建议使用时钟同步器（如CDCM7005）。

双时钟模式

与双同步模式不同，t_align在此模式下不重要，FIFO作为弹性缓冲器。同步由外部控制输入提供。

外部时钟模式

用户通过CLK2/C提供DAC输出采样率，CLKO_CLK1引脚输出所需频率。该时钟可用于驱动数字上变频器。

数据总线模式

DAC5689支持三种数据总线模式：

• 双总线模式
• 交错总线模式
• 半速率总线模式

双总线模式

用户同时在DA[15:0]和DB[15:0]端口输入数据，通过设置CONFIG1 insel_mode为‘00’选择。

交错总线模式

用户将双通道数据作为单数据流输入，DAC5689进行去交错处理。通过设置CONFIG1 insel_mode为‘01’或‘10’选择输入端口。

半速率总线模式