消息称三星电子正研发3.3D先进封装技术

7 月 3 日消息，韩媒 ETNews 近日报道称，三星电子 AVP 先进的封装部门正在发展 AI 新型半导体芯片“3.3D先进的包装技术，目标 2026 量产在年二季度实现。

根据韩国媒体给出的概念图，这个 3.3D 集三星电子先进异构集成技术于一体的封装技术。

▲ 图源 ETNews

概念图中 GPU（AI 垂直堆叠在计算芯片中 LCC(IT之家注:即 SRAM 在缓存)之上，两部分被键合在一起，类似于现有的三星电子 X-Cube 3D IC 封装技术。

▲ 三星 X-Cube 封装技术

而在 GPU LCC 缓存整体与 HBM 这是内存互联中的一个 3.3D 与包装技术相结合 I-CubeE 2.5 包装技术有许多相似之处：

▲ 三星 I-CubeE 封装技术

GPU LCC 缓存整体和 HBM 位于铜 RDL 在重布线中介层上，裸晶与硅桥芯片直接连接，铜 RDL 重布线层位于载板上方。

这个设计在大多数位置使用铜 RDL 重布线层取代价格可达前者十倍的硅中介层，只在必要部位引入硅桥。

接近三星电子的消息来源指出，该设计可以在不牺牲芯片性能的情况下完全采用硅中介方案来减少 22% 生产成本。

此外，三星电子还将在这里 3.3D 在封装技术中引入面板级（PLP）用大型方形载板代替面积有限的圆形晶圆，进一步提高封装生产效率。

韩国媒体认为，三星电子目标在价格和生产效率方面具有显著优势 3.3D 在目前以台积电为主导的先进封装OEM市场，封装技术啃下了更多无厂设计企业的订单。

声明：转载此文是出于传递更多信息之目的。若有来源标注错误或侵犯了您的合法权益，请与我们联系，我们将及时更正、删除，谢谢。

查看全文

作者最近更新