使用源极/漏极接触凹槽降低 5nm 节点晶体管电容

在 FinFET（场效应晶体管）等逻辑器件中，金属栅极寄生电容会对电气性能产生负面影响。减少这种寄生电容的一种潜在方法是在构建源/漏金属结构时添加源/漏接触 (CT) 凹槽台阶。然而，这种额外的结构可能会增加源/漏到通孔的电阻。

使用 5nm 逻辑测试用例，我们研究了在源/漏极金属结构中添加源/漏极接触 (CT) 凹槽台阶的影响，如图 1 所示。

图 1：凹陷 CT 模型沿 y 方向的视图。

本研究的目的是确定添加 CT 凹槽台阶是否可以降低源/漏极到金属栅极 (MG) 电容，而不会大幅增加源/漏极到通孔的串联电阻。现在，我们将回顾使用 SEMulator3D 虚拟 DOE（实验设计）预测添加源/漏极接触 (CT) 凹槽台阶时的电阻和电容的结果。

方法论

我们使用透射电子显微镜 (TEM) 图像训练了一个工艺模型。建立模型后，我们使用 SEMulator3D 虚拟制造和实验设计来改变凹槽深度和临界尺寸 (CD)，以计算预期的源极/漏极到通孔串联电阻和源极/漏极到金属栅极电容。

对于这种方法，我们使用了图 2 所示的布局。

图 2：显示鳍片（蓝色）、栅极（绿色）、常规源/漏极接触（黄色）、通孔（紫色）、N 阱/P 阱（红色）边界框（白色）和新的源/漏极接触凹槽掩模（青色）的布局。

我们最初的布局使用了专注于 PMOS 场效应晶体管 (PFET) 逻辑鳍片的单元区域。我们有七个鳍片、三个栅极、一个通孔接触和两个源/漏接触掩模。我们绘制了一个单独的源/漏接触掩模，该掩模很小（与原始源/漏接触掩模相比）以引入凹槽。接下来，我们添加了一组额外的工艺步骤来创建源/漏接触凹槽（见图 3）。工艺顺序包含四个额外的步骤。在我们的模型中，我们假设没有垫片下拉，并且我们假设新的 CT 凹槽蚀刻仅对金属有选择性（以避免在工艺步骤中蚀刻氧化物）。

图 3：引入源极/漏极接触凹槽蚀刻的额外工艺顺序。左侧显示沿鳍片的横截面视图（x 切割）。右侧显示沿栅极的横截面视图（y 切割）。

构建 3D 模型后，我们完成了两项测量：通孔至源/漏极电阻提取和源/漏极至金属栅极电容提取测量。对于电阻提取，我们在源/漏极 PFET 顶部和通孔顶部创建了端口。端口的位置以蓝色突出显示，如图 4 所示。对于电容提取，我们将网络分配给金属栅极左侧的凹陷源/漏极接触 (CT)，以及金属栅极右侧的常规 CT 和金属栅极本身。在这项研究中，我们专注于金属栅极和凹陷的左侧 S/D 接触之间的电容，如图 5 所示。

图 4：沿 PFET 源极/漏极和通孔顶部的命名端口（蓝色），用于电阻提取。

图 5：用于电容提取的左源/漏凹陷接触（Recess_CT_L）和金属栅极（MG）的命名网络。

接下来，我们通过改变 2 个参数（CT 凹槽深度和 CT 凹槽 Y 偏置）执行了全因子 DOE，并测量了电阻和电容。CT 凹槽深度以 5nm 为增量从 0 到 55nm 变化，CT 凹槽 Y 偏置在 0 到 23nm/边之间变化（CT 金属结构中只有 23nm，因为我们只蚀刻金属）。我们对凹槽深度使用了 12 个不同的值，对 Y 偏置使用了 24 个不同的值，总共进行了 288 种值和模拟运行组合。

结果

从电阻来看，CT 凹槽深度对电阻的影响很小（增加约 5%），而 y 方向上的 CT 凹槽临界尺寸大小对电阻有显著影响（增加 304%）（见图 6a）。这是因为氧化物填充会影响凹槽 CT，并在 y 方向上产生更大的 CT 临界尺寸。氧化物侵蚀通孔底部，进而影响通孔电阻。发生这种情况的原因是我们正在去除通孔底部下方的更多 CT 金属。随着 y 方向上的 CT 临界尺寸增加，钴 (Co) 接触金属和通孔底部金属的面积减少，从而增加了通孔电阻（图 6b）。

图 6：a) CT 凹槽深度与凹槽 CT Y 偏压的电阻轮廓图 b) 左侧 y 轴上的电阻和右侧 y 轴上的 IF 区域与凹槽 CT Y 偏压的关系。

回顾电容，CT 凹槽深度变化会影响电容。在我们的 DOE 中，我们看到 MG 到凹槽 CT L 电容下降了 20%（图 7a）。随着凹槽深度的增加，电容变化不大。但是，一旦 CT 凹槽深度超过从 CT 顶部到金属栅极顶部的增量，我们确实会看到电容下降（图 7b）。另一方面，CT Y 偏置对电容的影响很小（在变化范围内仅下降约 4%）。

图 7：a) CT 凹槽深度与凹槽 CT Y 偏压的电容轮廓图 b) 左源极/漏极接触到金属栅极之间的电容与 CT 凹槽 Y 偏压。

结论

总之，我们建立了一种方法来引入用于凹陷 CT 的新掩模，并确定它如何改变金属栅极电阻和电容。如果 CT 凹陷深度大于 CT 顶部到金属栅极顶部的增量，则 CT 凹陷深度会对电容产生影响。但是，它对电阻没有影响。y 方向上的 CT 临界尺寸对电阻有显著影响，因为它会减小 CT 金属和通孔底部金属的界面面积，从而增加通孔电阻。对于这项研究，我们可以通过确保 CT 凹陷深度低于金属栅极高度来降低源极/漏极到金属栅极电容，同时仍保持相同的源极/漏极到通孔串联电阻。我们只能在 y 方向上的 CT 临界尺寸不增加、不阻碍通孔底部界面面积并增加电阻的情况下做到这一点。从我们的研究中，我们得出结论，添加 CT 凹陷步骤可以降低源极/漏极到金属栅极 (MG) 电容，而不会显着增加源极/漏极到通孔串联电阻。

Coventor优势：

1能根据工艺流程、材料属性及GDS版图一键式生成三维模型。模型更符合实际工况。

2针对mems芯片结构在mems+中有自己的元件库。建模更加方便准确。

3相比其它CAE软件，coventor针对mems复杂的多物理场有特定的求解器。比如阻尼、压电、压阻、机电耦合分析等。

4 mems+仿真速度特别快，是普通CAE软件计算速度的100倍。

5 coventor能提供接口与matlab/simulink、Cadence做协同仿真。

6 mems+建立的模型是ROM降阶模型，导入到matlab/simulink、Cadence做协同仿真时提高了计算效率。

7能实现mems芯片全流程自动化仿真，大大降低了产品上市时间。

申请试用的人可以额外获得价值超高的coventor教程大合集奥~

---

恩硕科技专注MEMS仿真领域18年

如果想免费申请试用，请私信“申请试用+电话”