DS90UB927Q：5MHz - 85MHz 24位彩色FPD-Link III串行化器

DS90UB927Q：5MHz - 85MHz 24位彩色FPD-Link III串行化器

核心特性

• 内置I²C兼容双向控制通道
• 低EMI FPD链路视频输入
• 支持高清（720p）数字视频格式
• 兼容5MHz至85MHz像素时钟（PCLK）范围
• 支持RGB888格式，搭配垂直同步（VS）、水平同步（HS）、数据使能（DE）信号及I2S音频接口
• 支持最多4个I2S音频输入，适用于多声道音频系统
• 4个双向GPIO通道，配有两个专用引脚
• 支持3.3V单电源操作，I/O接口兼容1.8V或3.3V LVCMOS
• 支持10米距离内的交流耦合STP互连
• 数据嵌入时钟，实现直流平衡与加密
• 兼容中继器应用
• 具备内部模式生成功能
• 低功耗模式可有效控制能耗
• 通过AEC-Q100 2级认证，适用于汽车环境
• 具备超过8kV的HBM和ISO 10605 ESD保护能力
• 支持向后兼容操作

典型应用场景

• 车载导航显示系统
• 后排娱乐系统
• 驾驶辅助系统
• 汽车百万像素摄像头系统

产品概述

DS90UB927Q串行器与DS90UB928Q或DS90UB926Q解串器共同组成完整的数字接口解决方案，适用于汽车视频显示及图像采集应用，实现高速视频、音频与控制信号的同步传输。

该芯片组特别适合用于高清视频显示系统及百万像素级别的汽车视觉系统。DS90UB927Q集成了双向控制通道与低延迟GPIO控制机制。其设计实现了从FPD-Link视频接口向单对高速串行接口的转换。FPD-Link III总线方案支持在单条差分链路上实现全双工高速前向通信与低速反向通道控制。通过将音频、视频与控制数据整合在一对差分线上，不仅减少布线复杂度和系统重量，还显著提升了时序精度。

功能详解

DS90UB927Q串行器内嵌时钟模块，将信号电平转换为高速差分信号，最多可处理24位RGB数据及三路视频控制信号，并支持最多四路I2S音频输入。该设计通过FPD-Link接口实现与数据源的无缝连接，同时有效降低电磁干扰（EMI）并减小总线宽度。

通过低压差分信号（LVDS）、数据加扰与随机化处理以及直流平衡机制，该器件显著抑制了高速链路上的EMI。

该串行器与DS90UB928Q或DS90UB926Q解串器配合使用，且兼容FPD-Link II系列解串器，如DS90UR906Q、DS90UR908Q等，确保在多种应用场景下的广泛适应性。

DS90UB927Q串行器与解串器均配备I²C兼容接口，支持本地主机控制器编程。此外，还提供双向控制通道（BCC），实现串行器与解串器之间或远程I²C从设备之间的通信。

BCC通过高速前向通道的嵌入式信令与低速反向通道的结合实现，允许在串行链路的两侧实现I²C事务仲裁，从而提升系统控制灵活性。

该器件支持两种操作模式：显示模式和相机模式。在显示模式下，I²C事务由串行器端发起并传输至解串器端或其连接的I²C从设备。而在相机模式下，控制事务则由解串器发起并传输至串行器端或其连接的设备。

高速前向通道数据传输

该通道由35位帧结构组成，包含RGB数据、同步信号、I2C与I2S音频等关键信息。图1展示了每个PCLK周期内，由串行器生成并输入至RxCLKIN±的串行流结构。

图1. FPD-Link III串行流结构示意图

该设备支持的PCLK频率范围为5MHz至15MHz（LFMODE=1）和15MHz至85MHz（LFMODE=0），对应的有效载荷速率范围为155Mbps至2.635Gbps，实际线路速率则可达525Mbps至2.975Gbps。

低速反向通道数据传输

DS90UB927Q的低速反向通道支持双向通信，通过与高速通道共享物理链路进行数据传输。该通道以10Mbps速率传输I2C事务、CRC校验以及4位标准GPIO数据。

向后兼容模式

DS90UB927Q还支持与FPD-Link II系列解串器的兼容操作。例如，其兼容DS90UR906Q与DS90UR908Q的PCLK范围为5MHz至65MHz，而兼容DS90UR910Q的PCLK频率可达75MHz。

在该模式下，设备通过单对差分线传输28位数据，有效载荷速率覆盖120Mbps至1.8Gbps，对应线路速率范围为140Mbps至2.1Gbps。兼容配置可通过BKWD引脚或寄存器设置。

需要注意的是，在向后兼容模式下，双向GPIO、I2S、中断（INTB）等功能被禁用。但本地I2C访问仍然可用。

此外，LFMODE=0时，PCLK频率范围为15MHz至75MHz；LFMODE=1时，PCLK频率限制为5MHz至15MHz。

共模滤波器引脚（CMF）

串行器提供了CML终端共模抽头接口，需在CMF引脚与地之间连接0.1μF电容，以增强差分对在高噪声环境下的抗干扰能力（见图2）。

图2. 典型连接示意图

FPD-LINK输入帧结构与颜色映射选择

DS90UB927Q支持24位颜色格式（8位RGB），并提供两种不同的位映射方案：最低有效位（LSB）优先映射（MAPSEL=L）与最高有效位（MSB）优先映射（MAPSEL=H）。每帧数据对应一个PCLK周期，其输入时钟信号采用4:3的占空比设计。

图3. FPD-Link映射：RxIN3上的最低有效位（MAPSEL=L）

图4. FPD-Link映射：RxIN3上的最高有效位（MAPSEL=H）

视频控制信号规范

嵌入式FPD-Link LVDS信号中包含的视频控制信号具有一定的脉冲宽度限制。默认情况下，设备内置最小脉冲宽度滤波器，有助于减少无效信号跳变。

视频控制信号（VS、HS、DE）的限制如下：

• 水平同步（HS）：启用控制信号滤波器时（默认），脉冲宽度需≥3个PCLK。禁用滤波器后，最小可为1个PCLK。HS信号在每130个PCLK内最多出现两次。
• 垂直同步（VS）：VS脉冲宽度限制为每130个PCLK一次。
• 数据使能（DE）：启用滤波器时，脉冲宽度≥3个PCLK；否则最小为1个PCLK。DE信号在每130个PCLK内最多跳变两次。

电磁干扰抑制功能

LVCMOS VDDIO选项

1.8V或3.3V的LVCMOS I/O由独立的VDDIO供电引脚驱动，以适配外部系统信号。需注意，若VDDIO在3.0V至3.6V范围内运行，则其必须在VDD33的300mV范围内。

断电（PDB）管理

串行器配备PDB控制引脚，用于启用或关闭设备。当该引脚为低电平时，链路断电并重置所有控制寄存器为默认状态。为确保稳定操作，在VDD33和VDDIO达到最终电压前不应将PDB设为高电平。

当PDB切换为低电平时，设备进入低功耗状态，并需保持低电平至少1.5ms。若PDB直接连接至3.0V至3.6V或VDD33，需外接10kΩ上拉电阻及大于10µF的接地电容。

远程自动断电模式

DS90UB927Q支持远程自动断电功能，可通过寄存器位0x01[7]配置。当解串器处于空闲或断电状态时，串行器将自动进入低功耗模式，显著降低功耗。

唤醒流程需通过本地或远程I2C控制器执行一系列寄存器设置操作（详见下文）。图5展示了完整的休眠与唤醒过程。

图5. 远程自动断电的休眠/唤醒周期

要恢复设备的正常运行，需通过本地I2C控制器写入reg_0x01[7]=0。若通过远程控制器唤醒，则需按以下步骤操作：

1. 为解串器供电并确保反向通道处于激活状态。
2. 设置reg_0x05[7]=1，启用I2C直通功能。
3. 设置reg_0x03[2]=1，启用I2C自动确认。
4. 设置reg_0x01[7]=0，禁用远程自动断电。
5. 设置reg_0x03[2]=0，禁用I2C自动确认。
6. 设置reg_0x05[7]=0，关闭I2C直通功能。

输入RxCLKIN丢失检测

串行器可配置为在输入时钟（PCLK）丢失时进入低功耗睡眠状态。当PCLK频率低于约1MHz时，触发该检测机制。一旦检测到有效PCLK信号，设备将重新锁定至输入时钟。

串行链路故障检测

DS90UB927Q具备链路故障检测能力，可识别包括以下几种情况：

• 电缆断开
• "+”与“-”短路
• "+”或“-”端口与GND短路
• "+”端口与电池短路
• 电缆连接错误（DOUT+/DOUT-颠倒）

虽然设备能识别这些情况，但不会具体报告是哪种故障。

低频优化（LFMODE）

LFMODE可通过寄存器或引脚配置，用于优化设备在低频输入时的性能。

• LFMODE=0（默认）：支持15MHz至85MHz的PCLK。
• LFMODE=1：支持5MHz至15MHz的PCLK。

当LFMODE切换时，需执行PDB复位。在LFMODE=1下，线路速率乘以四，对应数据有效载荷为175Mbps至525Mbps。在向后兼容模式下，线路速率不变。

中断引脚（INTB）

1. 通过设置reg_0xC6[5]=1和reg_0xC6[0]=1，启用中断功能。

2. 当解串器上的INTB_IN拉低时，串行器INTB引脚也会被拉低，表示有中断事件。

3. 外部控制器读取ISR寄存器后，中断状态将被清除。