A3967：集成转换器的微步进电机驱动器

A3967：集成转换器的微步进电机驱动器

主要特性

• ±750 mA，30 V 输出额定值
• Satlington® 沉头螺丝设计
• 自动电流衰减模式检测与选择
• 逻辑供电电压范围为 3.0 至 5.5 V
• 支持混合、快速和慢速电流衰减模式
• 内置欠压锁定（UVLO）和热关断保护电路
• 具备跨线电流保护功能

产品概述

A3967 是一款集成转换器的微步进电机驱动器，专为双极性步进电机设计，支持全步、半步、四分之一步和八分之一步操作模式。其输出能力为 30 V 和 ±750 mA。该驱动器内置固定关断时间的电流调节器，可在慢速、快速或混合电流衰减模式下运行，从而有效降低电机噪声、提升步进精度并减少功耗。

集成的转换器简化了 A3967 的使用。只需在 STEP 输入端施加一个脉冲，电机即可完成一步操作（具体步长由两个逻辑输入决定）。无需复杂的相序表、高频控制线或编程接口，使其特别适用于无法使用复杂微处理器或处理器负载过高的应用场景。

内部保护机制包括带滞后功能的热关断、欠压锁定（UVLO）和跨线电流保护，无需特定的上电顺序。

A3967 采用 24 引脚 SOIC 封装，符合无铅（Pb）标准，引线框架镀层为 100% 无光泽锡。内部熔断四个引脚以增强散热性能，且引脚处于地电位，无需额外绝缘。

功能描述

设备操作

A3967 是一款操作简便、控制线最少的微步进电机驱动器，适用于双极性电机的全步、半步、四分之一步和八分之一步模式。两个输出全桥的电流由固定关断时间的脉宽调制（PWM）控制电路调节。每个步长下的全桥电流由外部电流检测电阻（RS）、参考电压（VREF）以及转换器输出控制的数模转换器（DAC）输出电压共同决定。

在上电或复位时，转换器会将 DAC 和相电流极性设置为初始状态，并将两相电流调节器设置为混合衰减模式。当 STEP 输入端接收到步进指令信号时，转换器会自动调整 DAC 至下一级。若新的 DAC 输出低于上一级，则全桥的衰减模式由 PFC 输入决定（快速、慢速或混合衰减）；若 DAC 输出高于或等于上一级，则采用慢速衰减模式。这种自动电流衰减选择机制有助于减少反电动势（BEMF）引起的电流波形失真，从而提升微步性能。

复位输入（RESET）

RESET 输入（低电平有效）将转换器重置为预定义的初始状态，并关闭所有输出。在 RESET 输入变为高电平之前，STEP 输入将被忽略。

步进输入（STEP）

STEP 输入端的低到高跳变将触发转换器，使电机前进一个步长。转换器控制 DAC 输入及绕组电流方向。步长大小由 MS1 和 MS2 输入状态决定。

微步选择（MS1 和 MS2）

MS1 和 MS2 输入用于选择微步格式。对这些输入的更改仅在执行 STEP 命令后生效。

方向输入（DIR）

DIR 输入的状态决定了电机的旋转方向。

内部 PWM 电流控制

每个全桥由固定关断时间的 PWM 电流控制电路驱动，该电路将负载电流限制在设定值（ITRIP）。初始状态下，一对对角输出被启用，电流流经电机绕组和 RS。当电流检测电阻上的电压等于 DAC 输出电压时，电流检测比较器将重置 PWM 锁存器，从而关闭源极驱动器（慢衰减模式）或同时关闭源极和灌极驱动器（快衰减或混合衰减模式）。

限流的最大值由 RS 的选择和 VREF 输入电压决定，其跨导函数近似为：

DAC 输出以精确的步长降低电流检测比较器的参考电压（VREF）输出：

固定关断时间

内部 PWM 电流控制电路使用单稳态触发器控制驱动器的关断时间。关断时间 toff 由连接至地的外部电阻（RT）和电容（CT）决定。在 CT = 470 pF 至 1500 pF、RT = 12 kΩ 至 100 kΩ 的范围内，关断时间近似为：

RC 消隐

除了固定关断时间外，CT 还决定了比较器的消隐时间。当内部电流控制电路切换输出时，该功能会屏蔽电流检测比较器的输出，以防止因钳位二极管的反向恢复电流或负载电容的开关瞬态导致的误触发。消隐时间 tBLANK 近似为：

使能输入（ENABLE）

低电平有效的 ENABLE 输入用于启用所有输出。当逻辑为高电平时，输出被禁用。STEP、DIR、MS1 和 MS2 输入在 ENABLE 输入状态变化时仍保持有效。

关机保护

当结温过高时，设备将自动关闭输出，直至故障解除。若 VCC 电压过低，欠压锁定（UVLO）电路将禁用驱动器并重置转换器。

休眠模式（SLEEP）

低电平有效的 SLEEP 输入用于在非工作状态下最大限度地降低功耗。该模式下，大部分内部电路（包括输出电路）将被禁用。逻辑高电平则允许设备正常运行。

快速衰减输入百分比（PFD）

当 STEP 输入信号指示输出电流低于前一步时，PFD 输入电压将决定衰减模式。若 PFD 输入电压高于 0.6VCC，则选择慢速衰减；若低于 0.21VCC，则选择快速衰减；介于两者之间则为混合衰减。

混合衰减操作

当 PFD 输入电压介于 0.6VCC 和 0.21VCC 之间时，电桥将进入混合衰减模式。在达到触发点后，设备进入快速衰减模式，直至 RC 端电压降至 PFD 输入电压。快速衰减时间 tFD 可近似为：

在快速衰减阶段结束后，设备将切换至慢速衰减模式。

时序要求（TA = +25°C，VCC = 5 V，逻辑电平为 VCC 和地电平）

• A. 最小指令激活时间（STEP 脉冲前）：200 纳秒
• B. 最小指令激活时间（STEP 脉冲后）：200 纳秒
• C. 最小 STEP 脉冲宽度：1.0 微秒
• D. 最小 STEP 低电平时间：1.0 微秒
• E. 最大唤醒时间：1.0 毫秒

应用建议

在布局方面，建议使用厚层地平面以优化电气和热性能。驱动器应直接焊接到 PCB 上。

负载供电端子 VBB 应使用电解电容（建议值大于 47μF）进行去耦，并尽量靠近设备放置。

为避免高 dv/dt 开关瞬态引起的电容耦合问题，应将桥式输出走线远离敏感逻辑输入走线。逻辑输入应使用低源阻抗驱动以增强抗噪能力。

建议在靠近驱动器的位置安装星形接地系统。

24 引脚 SOIC 封装中，模拟地和电源地内部连接至电源片（引脚 6、7、18 和 19）。

电流检测

为减少因接地走线内阻抗降（IR drop）引起的误差，电流检测电阻（RS）应具有独立的接地回路，直接连接至设备的星形接地端。该路径应尽可能短。对于低阻值检测电阻，印刷线路板走线中的 IR 降可能较大，需特别注意。应避免使用插座，以防止接触电阻影响 RS 值。

Allegro MicroSystems 建议 RS 的值由以下公式确定：

热保护

当结温达到约 165°C 时，热关断电路将关闭所有驱动器，以防止因过热导致的故障。该机制具有约 15°C 的滞后，但并不表示允许输出短路。