两年打造旗舰SoC，无锡初创企业诚恒微推出端侧AI闭环芯片

两年打造旗舰SoC，无锡初创企业诚恒微推出端侧AI闭环芯片

芯东西（公众号：aichip001）
作者 | 陈骏达
编辑 | 漠影

2026年8月13日，芯东西报道，随着端侧AI热度持续升温，AI手机、AI PC等产品密集发布，具身智能成为新风口，机器人、无人机及工业边缘设备纷纷争夺“本地智能”市场。

据弗若斯特沙利文预测，全球端侧AI市场规模将在2025年至2029年间从3219亿元增长至1.2万亿元，年复合增长率达40%；IDC则预计，到2028年中国个人AI终端出货量将达到1.47亿台，渗透率突破53%。

在这一趋势下，为端侧AI提供算力支撑的芯片企业开始思考：什么样的芯片才能真正满足端侧AI的需求？

8月13日，无锡初创企业诚恒微正式发布其旗舰AI SoC——CH3715。这款芯片的最大亮点在于，它在单颗芯片内实现了“感知→理解→决策→控制”的完整闭环。

在发布会前，芯东西与诚恒微CEO楚立斌进行了深入交流，探讨了端侧AI的发展拐点、芯片设计的取舍，以及初创芯片企业的落地策略。

▲诚恒微CEO楚立斌

一、端侧智能拐点已至，“拼装式”硬件亟需升级

楚立斌在对话中首先回应了关于端侧AI是否为伪命题的质疑。他指出，尽管云端算力日益强大且成本下降，但终端设备仍需具备本地处理能力。例如，机器人控制、无人机等场景对响应速度要求极高，而网络延迟和抖动是物理限制，无法通过云端解决。

在工业、户外等弱网或断网环境中，端侧算力是系统可靠性的基础。而在医疗、金融等领域，数据隐私要求也促使端侧处理成为合规的必要条件。此外，海量终端持续上传原始数据，也会带来高昂的网络、云计算和存储成本。

楚立斌强调，理想的端侧与云端协同模式是：端侧负责实时响应和隐私保护，云端则承担复杂推理和知识更新。

尽管端侧AI需求快速增长，但支撑其发展的硬件仍停留在“多芯片拼装”的传统模式。目前，光电感知、机器人、无人机和工业边缘设备中，主流方案通常包括FPGA、DSP、AI加速卡、主控SoC等多颗芯片，分别负责图像预处理、信号计算、AI推理和系统控制。

这种方案存在明显痛点：多芯片需要独立电源、存储和散热，硬件结构复杂，图像和传感器数据在芯片间频繁搬运，导致带宽占用、延迟增加和功耗上升。此外，不同芯片的工具链和接口差异，也增加了客户维护多套软件环境的难度。

行业逐渐形成共识，即应将多个计算单元整合进一颗芯片。手机SoC是这一思路的成熟案例，而智能汽车、端侧AI等领域也在沿用类似逻辑。

CH3715正是在这一趋势下推出的高集成度SoC。

▲CH3715芯片

二、十个计算单元集成，实现视、听、感、思、行闭环

CH3715在发布会上给人的第一印象是“高度集成”：芯片内集成了十个计算单元，包括CPU、NPU、GPGPU、3D GPU、双ISP、VPU、DPU、FFT加速器、双通用DSP、音频DSP等，几乎相当于将边缘设备的主板功能集成于片内。

在计算方面，CH3715搭载八核CPU（4大核+4小核），整体性能约100K DMIPS，负责系统调度和业务逻辑；六核NPU提供48TOPS@INT8稠密算力，当模型满足2:4结构化稀疏条件时，理论稀疏算力可达96TOPS。

NPU旁配置一颗自研GPGPU，提供1TFLOPS@FP32、16TOPS@INT8算力，用于处理NPU不擅长的高精度、可编程并行计算；3D GPU提供358GFLOPS@FP32算力，负责图形与3D渲染任务；FFT加速器提供128GFLOPS@FP32算力，专用于雷达等场景的数字信号处理。

在感知方面，双路ISP可同时处理可见光和红外图像；AI图像增强单元支持4K实时AI降噪和AI超分；硬件CV模块承担双目校正、双光融合、多路全景拼接等视觉任务；独立音频DSP负责音频降噪、回声消除和3D空间音频处理。

在输出方面，VPU支持8K@30fps编码、4K@120fps解码，DPU负责显示驱动。互联方面，芯片提供PCIe Gen4、10G万兆以太网、SRIO Gen2、6路MIPI CSI、Camera Link、LVDS等接口。

在实测数据方面，诚恒微CTO林苍松公布的测试结果显示，在指定模型、精度和软件配置下，CH3715单核NPU（8TOPS）YOLOv5m_640*640可达到90fps，六核NPU可完美支持16路1080P@30fps视频数据实时分析，相较参考平台提升约7倍推理性能；双路1080P指定处理链路的端到端延迟最低约10毫秒。

▲诚恒微CTO林苍松

楚立斌解释，端侧智能并不仅限于神经网络推理。机器人、雷达和多传感器融合系统还需要FFT、高精度浮点、几何计算和控制算法，仅依赖NPU无法覆盖全部负载。

CH3715的技术逻辑可概括为六步：双ISP与多种传感器接口完成高效采集；AI-ISP与硬件CV模块完成智能增强；六核NPU将“看到了什么”转化为“理解了什么”；GPGPU与FFT加速器处理高精度计算；CPU负责系统调度和决策，通过CAN、RS485、GPIO输出控制指令；VPU和DPU完成编码与显示——视、听、感、思、行，闭环全在片内，数据无需在FPGA、DSP、SoC之间反复搬运。

将十个计算单元集成于一颗芯片，也带来了设计上的挑战，贯穿芯片设计的各个环节。

• 内存带宽：十个计算单元同时访问DDR，而端侧设备的内存带宽通常只有30~50GB/s，远低于服务器水平。如何合理分配访问优先级，是系统架构的核心难题。
• 功耗管理：CH3715通过细粒度电源管理实现节能，CPU大小核独立供电，六核NPU按需开关，GPU拥有独立电压域，全芯片支持时钟门控和电源门控，轻载时关闭闲置资源，重载时动态分配算力和能源。
• 物理设计：多个单元集成于同一芯片，时钟同步、信号完整性、散热等问题成为设计难点，需要多轮布局布线迭代。

三、场景、团队、生态：初创芯片企业的落地方法论

芯片最终需在真实场景中验证其价值。目前，CH3715主要瞄准三大方向。

智能视觉是CH3715的主攻方向，芯片近半能力围绕“视觉”设计。工业质检是其直接替代场景之一，过去产线上依赖“SoC+算力卡”的组合方案，如今单颗CH3715即可胜任。

泛安防场景对芯片要求更高，例如电力行业变电站巡检需在复杂环境中识别微小目标，高分辨率处理和AI-ISP能力正好派上用场。在与中科院合作的鸟类观测项目中，芯片需在单帧画面中识别成千上万只鸟，对精细目标检测提出更高要求。在具身智能领域，团队正将视觉能力、双目感知和算力集成于巡检机器人和机器狗。

高性能与科学计算是第二个方向。雷达信号处理长期依赖FPGA和专用DSP，但搜索雷达、生命探测雷达、无人机导航雷达等场景需要大量FFT和高精度数字信号处理，这正是GPGPU+FFT加速器的用武之地。一颗芯片可协同完成雷达数据预处理、FFT计算、图像处理和雷视目标关联，无需独立的雷达计算器件。

大模型终端是第三个方向。CH3715虽不以大模型为主力，但可运行8B模型，对1.5B、3B模型也能满足一定实时性要求。实际应用中，常采用“小模型检测+大模型事后验证”的组合。已有客户使用CH3715构建大模型运算盒，将简单任务留在本地运行，节省token开销和云端成本。

诚恒微成立于2023年，核心团队由资深经营者与技术专家组成，具备主导数十款芯片开发及量产的全链条经验。

SoC出身的工程师对功耗和物理设计尤为敏感。楚立斌表示，关键岗位人员在功耗设计和物理设计方面经验丰富，使公司能在PPA约束下一次性、无重大bug地完成芯片设计。

团队之外，股东结构也为公司提供了稳定性。2025年8月，A股GPU上市公司景嘉微以2.2亿元自有资金增资诚恒微，持股34.65%，成为控股股东。股东名单中还包括知名产业基金和国有资本。

生态建设是另一项挑战。楚立斌指出，客户迁移至新平台的主要障碍在于算法适配、驱动开发和系统集成。诚恒微的解决方案包括：参考主流SoC软件栈的底层SDK；支持ONNX模型转换的自研CZNN推理框架；覆盖分类、检测、分割、跟踪和BEV感知的ModelZoo；以及针对已有GPU平台的代码迁移、接口适配和性能优化支持。

同步推出的CR1核心模组尺寸为70×70毫米，封装了CH3715的全部能力，包括内存、存储和工业接口，模型和驱动已适配完成。楚立斌透露，该模组可将客户设计验证周期控制在2~3个月，而从零开始通常需要6~12个月。

结语：TOPS之外，端侧AI应关注更多维度

根据计划，CH3715将在2026年推进可靠性验证、良率爬坡、客户项目导入和软件栈完善等工作。诚恒微的未来路线图也逐步展开。

楚立斌透露，在CH3715之后，公司后续产品将面向具身智能，针对Transformer、多模态计算和4D BEV感知进行架构升级。其产品哲学是统一的芯片架构和软件平台，覆盖多个算力区间和应用方向，客户在前一代产品上编写的代码可平滑移植到下一代。

端侧AI的竞争正从PPT上的峰值TOPS，转向真实场景中的延迟、功耗和生态。对于成立不到三年的诚恒微而言，CH3715是一次完整的亮相：它未必是算力最强的端侧芯片，但可能是实现“闭环”最彻底的产品。其市场表现将在2026年第四季度量产之后揭晓。